1- مقدمه

اولين نمونه تجاري سيستم فوق مكعبي توسط شركت اينتل وارد بازار گرديده است و گونه ها ی مختلف آن دارای 32 , 64 و يا 128ريز پردازنده 80286 در گره های خود می باشند. گره ها به صورت  نقطه به نقطه  مستقيما به همديگر متصل مي شوند هريک از گره ها مستقيما به يک پردازنده که مدير مکعب گفته می شود ارتباط داده می شود. واحد مدير مکعب محيط برنامه نويسی و ساير پشتيبانيهای لازم را در سيستم فراهم می آورد. سيستم فوق مکعبی اينتل در واقع يک سيستم توزيع شده می باشد تا يک سيستم موازی به همين دليل در حال حاضر سعی بر آن  است تا با تبديل و گذر از يک سيستم توزيع شده به پردازش موازی به نحوی که ويژگيهای مطلوب سيستم توزيع شده حفظ گردد هم از سرعت عمل و هم دقت بالاتر جهت پردازنده های جديد که سيستم چند پردازنده ای می باشند معماری کامپيوتر های جديد را به اين عرصه وارد نمود

شکل (1): سيستم چند پردازنده

2- ساختارهاي اتصالات متقابل
    اجزاي  يك سيستم چند پردازنده اي :
   -  cpu ها
   -IOP  كه به وسايل ورودي ـ خروجي متصلند
   -  و يك واحد حافظه كه ممكن است به چند ماژول جداگانه تقسيم شده باشند.
اتصالات في مابين اين اجزاء بسته به تعداد مسير هاي موجود بين  پردازنده ها و حافظه در يك سيستم حافظه مشترك يا ميان عناصر پردازش در سيستم هاي با كوبل سست، مي تواند آرايش هاي مختلف فيزيكي داشته ياشند . براي ايجاد شبكه في مابين آنها چند شكل فيزيكي وجود دارد . بعضي از اين انواع  عبارتند  از:
1. گذرگاه اشتراكي زمان مشترك
2.  حافظه چند پورتي
3.  سويج هاي تقاطعي
4.  شبكه سوئيچنگ چند طبقه
5.  سيستم فوق مكعبي

3- سيستم فوق مكعبي

ساختار چندپردازنده فوق مکعبي يا چند پردازنده n  بعدي ، يک سيستم کوپل سست متشکل ازپردازنده است که به شکل يک مکعب دودويي  nبعدي بهم متصل شده اند هر پردازنده يک گره را براي مکعب تشکيل مي دهند.

          شکل (2): معماری فوق مکعبی  

از آنجاييکه کامپيوترهای واقع شده در هر گوشه تشکيلات فوق مکعبی بايد قادر باشد کليه عمليات محاسباتی و اجرايی را به تنهايی انجام دهد بنابراين بايد دارای اندازه و قدرت کافی باشد.

بهمبندی ارتباط اين نوع معماری متمايل به سخت و متوسط می باشد و به دليل استقلال کاری و عمليات کامپيوتر ها عامل همزمانی و سنکرونيزاسيون گرهها در سطح پايينی است اکثر اين گونه معماری از سيستم عامل توزيع شده استفاده می نمايد و بر اين پايه واساس درجه کنترل پذيری اين سيستم ها در حد متوسطی خواهد بود ارتباط بين کامپيوتر ها در سيستم های مکعبی و فوق مکعبی می تواند به صورت سريال و يا موازی انجام گيرد. براساس نحوه و تعداد کانال های ارتباطی سيستم های مکعبی , اين نوع تشکيلات دارای امکانات فوق العاده خوب و عالی هستند و هيچگونه مشکل ارتباطی در اين سيستم های پردازش موازی وجود ندارد و درصورتی که يک و يا چند مسير ارتباطی در سيستمهای فوق مکعبی دچار مشکل و يا خرابی شوند پردازشگرها هنوز می توانند از مسير های موجود ديگر با ساير واحد ها مبادله اطلاعاتی نمايند

3- 1- ويژگيهای سيستم های کامپيوتری هم پيوند بهينه  استفاده شده در سيستمهای فوق مکعبی پيشرفته

سيستمی هم پيوند است که علاوه بر حافظه معمولی دارای حافظه ويژه ديگری است که مندرجات داخلی آن قابل آدرس بندی است و از آن برای نگهداری داده ها مورد استفاده قرار میدهند. خاصيت اين حافظه اين است كه می توان  محتواي ذخيره شده در آن با داده های خارجی به صورت سخت افزاری در مدت زمان کوتاهی مقايسه نمود واين نحوه مقايسه به صورت بيتی و بايتی صورت می پذيرد قالب بندي اين بيتها توسط ثبات مخصوصی به نام ماسک با استفاده از تابع منطقی AND انجام می شود. دانه بندی پردازنده های سيستم هم پيوندی در محدوده ريز و حتی فوق العاده ريز است زيرا عمل مقايسه و پردازش داده ها از يک تاچند بيت قابل ارتقا است بنابراين کنترل و همبندی اين سيستمها فوق العاده مستحکم است

شکل (3): شماي تشكيلاتي هم پيوندی

شكل (4): فضای تشکيلاتی هم پيوندی

4– چند پردازنده ای  با دسترسي يكنواخت به

حافظه (UMA)

 - در سيستم هاي پردازش موازي كه در آنها امكان  دسترسي يكنواخت به همه حافظه ها فراهم گرديده  است و همه پردازنده ها توان استفاده از همه منابع مشترك را بطور يكسان دارند

- هر پردازنده مي توانند داراي حافظه نهان اختصاصي باشند اينگونه سيستمها بايد داراي ارتباط محكم باشند و از گذرگاه مشترك براي تبادل اطلاعات و داده ها استفاده مي كنند

5- چند پردازنده ای با دسترسي غير  يكنواخت به حافظه (NUMA)

- در سيستم هاي پردازش موازي كه حافظه اصلي آنهابه صورت حافظه هاي محلي بين پروسسورها تقسيم شده است امكان دسترسي يكسان و مساوي به همه آدرسها را براي همه پروسسورها مهيا وفراهم نمي سازند زيرا دسترسي  به يك حافظه محلي خودش ساده و آسان تر است و زمان كمتري را جهت دسترسي به حافظه محلي ديگر لازم دارد در اين سيستم حافظه محلي همه پردازندها توسط هر پردازنده قابل دسترسي خواهد بود و تفاوت تنها در زمان دسترسي خواهد بود. اين سيستم می تواند حد وسطی در ارتباط بين پردازنده های فوق مکعبی باشد

6- چند پردازنده ای بر اساس معماري فقط حافظه نهان (COMA)

   اين سيستم بر اساس حافظه مشترك وحافظه نهان مي باشد حافظه هاي نهان هر پردازنده توسط تمام پردازنده هاي موجود در سيستم قابل دسترسي مي باشد پس حافظه نهان هر پردازنده قسمتي از حافظه نهان سيستم است  كه در داخل پردازندهها گسترش يافته است

7- استفاده از سيستمهای پايپ لاين روشی کارا در  بهبود سرعت پردازش

Pipelining  يك نكنيك پياده سازي است كه در آن چند دستوالعمل در زمان اجرا بر روي هم قرار مي گيرند ( با هم همپوشاني دارند ) . امروزه pipelinig  در سريع كردن پردازه ها نقش كليدي دارد .  چرخه دستورلعمل در پردازنده ها به قرار زير است:

l       واكشي  دستورالعملها از حافظه

l       خواندن ثباتها همزمان با كدگشائي دستورالعمل

l       اجرا دستورالعمل يا محاسبه يك آدرس

l       دسترسي به يك عملوند در حافظه داده ها

l       نوشتن نتايج در ثباتها

شكل (5): كارايي پايپ لاين در برابر غير پايپ لاين

7-1- طراحي مجموعه دستورالعملها براي پايپ لاين

نکات زير می بايست در اين خصوص رعايت شود:

داراي طول يكساني هستند MIPS الف-  همه دستورالعملهاي

فقط داراي تعداد كمي قالب دستورالعمل است MIPS ب-

ج- عملوندهاي حافظه فقط در بارگذاري ها و ذخيره سازي ها ظاهر ميشوند
د- عملوندها بايد در حافظه بطور مرتب چيده شده باشند.

 كامپيوترها در حقيقت براي هندل كردن انشعابها از پيش بيني استفاده مي كنند . يك راه حل ساده اين است كه هميشه فرض كنيم انشعاب روي نمي دهد  . در زماني كه شما درست حدس زده باشيد پايپ لاين با حداكثر سرعت عمل خواهد كرد . فقط زماني كه انشعاب موفق باشدآنگاه پايپ لاين توقف خواهد داشت . شكل زير يك مثال را بيان مي كند.

شكل (6): مثا لي از پيش بينی انشعاب در پايپ لاين

پايپ لاين كردن تعداد دستورالعملهاي اجرا شده و سرعت شروع تا كامل شدن دستورالعملها را افزايش ميدهد . پايپ لاين زمان لازم براي كامل شدن يك دستورالعمل منفرد را كاهش نمي دهد  : پايپ لاين پنج مرحله اي براي كامل كردن يك دستورالعمل نياز به پنج سيكل ساعت دارد . پايپ لاين عملكرد و توان عملياتي دستورالعملها را نسبت به زمان اجراي يك دستورالعمل منفرد بهبود مي بخشد

 7-2- كنترل پايپ لاين

مي توانيم خطوط كنترل را به پنج گروه بر اساس مراحل پايپ لاين تقسيم كنيم

l      برداشت دستورالعمل

l      ديكد كردن دستورالعمل / خواندن فايلهاي ثبات

l      اجرا/ محاسبه آدرس

l      دسترسي به حافظه

l      نوشتن به عقب

7-3- كاهش تاخير در انشعاب

يك راه براي بهبود كارائي انشعابها آن است كه هزينه رخ دادن انشعاب را كاهش دهيم . اگر ما اجراي انشعاب را در پايپ لاين زودتر و عقبتر انجام دهيم , دستورالعملهاي كمتري نياز به خالي شدن خواهند داشت.

7-4- پيشگوئي ديناميك انشعاب

 يك روش آن است كه به آدرس دستورالعمل نگاه كنيم كه آيا يك انشعاب دفعه قبل رخ داده است يا نه و دستورالعمل بعدي را از محل قبلي واكشي نمائيم .

يك روش استفاده از branch prediction buffer  يا branch history table  است . يك بافر پيشگوئي انشعاب , حافظه كوچكي است كه توسط قسمت پائين آدرس دستورالعملهاي انشعاب شاخص بندي شده است . حافظه شامل يك بيت است كه ميگويد انشعاب اخيرا رخ داده است يا خير

براي پروسسورهاي سريعتر سه روش عمده براي توسعه پا يپ لاين ساده وجوددارد.

l      اولين روش :سوپر پايپ لاين ناميده ميشود كه اين يك پايپ لاين بزرگتررامعني ميدهد.سرعت ماكزيمم ايده ال از پايپ لاين

l      روش بعدي تقسيم قسمتهاي داخل كامپيوتر بطوريكه درهرمرحله چندين دستورالعمل انجام شود.كه به اين تكنيك سوپراسكالرگويند.

l      روش سوم: زمانبندي پايپ لاين ديناميك يا پايپ لاين ديناميك ميباشدكه بوسيلهءسخت افزار براي اجتناب ازمخاطره هاي پايپ لاين استفاده ميشود

در روش سوپر پايپ لاين انتشار دو دستورالعمل درهر ثانيه نياز به برداشت وديكدكردن 64بيت دستورالعمل خواهد داشت. براي سادگي ديكدمانيازمندجفت شدن دستورات از طريق يك باند64بيتي هستيم كه عملياتALUياپرش درابتدامي آيند

Alu or branch instruction

IF

ID

EX

MEM

WB

Load or store instruction

IF

ID

EX

MEM

WB

Alu or store instruction

IF

ID

EX

MEM

WB

Load or store instruction

IF

ID

EX

MEM

WB

Alu or branch instruction

IF

ID

EX

MEM

WB

Load or store instruction

IF

ID

EX

MEM

WB

Alu or branch  instruction

IF

ID

EX

MEM

WB

Load or store instruction

IF

ID

EX

MEM

WB

 

شکل (7): پايپ لاين سوپر اسكالر در اجرا

7-5-پايپ لاين پويا

زمانبندي پايپ لاين ديناميك توقفهاي قبلي را مي برد تا دستورات بعدي براي اجرا را پيدا كند وقتي كه براي حل توقف منتظرند پايپ لاين معمولا به سه گروه عمده زير تقسيم مي شود:

 برداشت دستور العمل و واحد انتشار ؛ واحد اجرا و واحد اختتاميه. شكل زير اين مدلها را نشان مي دهد:

شکل (8): زمانبندي پايپ لاين پويا

از اينرو با بهبود کارايی سيستم پايپ لاين پويا می توان قدرت و سرعت پردازش را در معماری فوق مکعبی بالا برد.

8- نتيجه

با بررسي هاي مذکور چند پردازنده ای  فوق مکعبی به لحاظ ارتباطات چند بعدی بين پردازنده ها معماری مناسبی برای سيستمهای امروزی تشخيص داده شده است در ارتباط بين پردازنده ها سيستم همبندی با ويزگی غير يکنواخت به حافظه(NUMA) مناسب می باشد البته اگرچند پردازنده ای متمرکز روی يک پردازشگر باشد معماری های UMA  و COMA   نيز مطلوب است. ازطرفی به منظور کارايی بيشتر به لحاظ سرعت پردازش به نحوی که عبوری از سيستمهای منحصرا توزيع شده به تکنيک های جديد تر پردازش موازی داشته باشيم استفاده از الگوريتم پايپ لاين با ويژگيهای جديد در طراحی پردازنده های مورد استفاده در اين نوع معماری شايسته است.

سپاسگزاری

از هم فکری تمام اعضای کميته علمی کنفرانس مهندسی کامپيوتر لاهيجان کمال سپاسگزاری را دارم.

مراجع

[1]      1- نادري, مجيد ، معماري و طراحي سيستمهاي پيشرفته كامپيوتري و پردازش موازي ، مركز انتشارات دانشگاه علم و صنعت ايران ، 1378 .

[2]      استالينگ, ويليام, سازمان و معماری کامپيوتر (طراحی برای کارايی بهتر), ويراست ششم , ترجمة سپيدنام , انتشارات علوم رايانه, 1383

[3]      جلال زاده , آرش ، سيستم پردازش موازي با استفاده از پردازنده هاي پنتيوم ، مجله  IEEEدانشجويان دانشگاه صنعتي اميركبير ، 1381

[4]      اكبري , بهزاد , ريز پردازنده های پيشرفته , انتشارات ناقوس , 1379

[5]      David HM Spector, “Building Linux Clusters” ,   O’Reilly & Associates, 2000.

[6]      www.mpi-forum.org

[7]      Peter S. Pacheco, “Parallel , Programming with MPI”, Morgan Kauffmann publishers, 1997

[8]       Serlin, Omri, “MPIS,Dhrystones and OtherTales”, Datamation,23,June,1986.

[9]       http://en.wikipedia.org/un ki/super-computer

[10]      G Holzmann, D Bosnacki -Multi-Core Model Checking with SPIN Proceedings of HIPS-TOPMoDRS, Long Beach, CA, 2007

طراحي و شبيه سازي مبدل ديجيتال به آنالوگ 8 بيتي 400MHz وتوان مصرفي پايين با استفاده از معماري ماتريسي Hybrid-Segmented .

فرامرز نعمتي

عضو هيئت علمی دانشگاه آزاد اسلامی واحد لاهيجان: گروه مهندسی برق - الکترونيک

Email: fnemati_iau@yahoo.com

كلمات كليدي:

 DAC - ديكودر- باينري- ترمومتر- گليتچ- مساحت

چكيده:

           اين مقاله به طراحي و شبيه سازي يك DAC سرعت بالا ,توان مصرفي پايين و سيگنال به نويز بالا مي پردازد. از همه مهمتر اين تراشه طراحي شده به دليل استفاده از معماري ماتريسي تركيبي Hybrid-Segmented و تكنولوژي 0.18um (CMOS ) از نظر بعد و مساحت براي استفاده در دقتهاي بالاتراز 8 بيت كوچك مي باشد.

مقدمه:

         امروزه معماريهاي تركيبي جايگاه ويژه اي در طراحي مبدلهاي ديجيتال به آنالوگ امروزي براي مقاصد مختلف دارند. زيرا معماريهاي مختلف در ساخت DACها هر كدام داراي مزايا و معايب خاص خود مي باشند. و با تركيب آنها مي توان به طراحي يك مبدل مطلوب جهت كاربردهاي ويژه پرداخت. از آنجا كه هدف  طراحي يك مبدل DAC باسرعت نسبتاً بالا بود از معماري سرعت بالاي Current-Steering  استفاده شد. وبراي اينكه گليتچ و اغتشاشات سيگنال خروجي اين مبدل كمترين باشد. از شاخه كدينگ ترمومتري اين معماري استفاده شد. به جهت اينكه اين شاخه از معماري از نظر مساحتي فضاي زيادي اشغال مي كند. به صورت ماتريسي تقسيم بندي شده در طراحي مبدل مورد استفاده قرار گرفت. كه اين امر به دليل انطباق اين طرح با طرحهاي مدرن امروزي براي دقتهاي بالا صورت گرفت. با تغييرات مناسب  در منابع جريان مورد استفاده در طرح مذكور, به سرعت بالا ,سوئينگ بالا و سيگنال به نويز بالاي اين مبدل صرفنظر از نوع معماري كمك مؤ ثري شد. اين طراحي در واقع يكي از جديدترين متدهاي طراحي مبدلهاي ديجيتال به آنالوگ امروزي به شمار مي رود. وبنابراين از جايگاه ويژه اي در تكنولوژي CMOS امروزي برخوردار است.

1.معماري تقسيم جريان Current-steering:

   اين معماري براي مبدلهاي DAC سرعت بالا  بر اساس روش تقسيم جريان شكل گرفته است.  در اشكال 1 و2 شاخه كدينگ باينري-توزين شده و ترمومتري اين معماري را ملاحظه مي كنيد.

شكل1: كدينگ باينري-توزين شده                                                   

شكل2: كدينگ ترمومتري

ويژگيهاي اين نوع معماري به قرار زير مي باشد:

• نيازمند به مبدلI-V در خروجي مي باشد.
• توان استاتيك تلف مي كند
• توانايي انجام عمليات با سرعت بالا را دارد

بنابراين اين نوع معماري براي مدارات مجتمع CMOS با سرعت بالا مناسب مي باشند.

جدول 1. مثالي از كدينگهاي باينري و ترمومتري

مطابق جدول 1 زيرشاخه كدينگ ترمومتري به دليل اينكه هر افزايش كد ديجيتال ورودي به اندازه LSB 1 فقط يك تغيير حالت سوئيچينگ منابع جريان را به دنبال دارد گليتچ و اغتشاش متناسب با LSB 1 را به دنبال دارد. حال آنكه در كدينگ باينري ممكن است افزايش كد ديجيتال ورودي به اندازه  LSB1 نويز واغتشاشي متناسب با چند  LSB را به دنبال داشته باشد. به همين دليل از مدار ديكودر باينري به ترمومتر در مبدل مذكور استفاده كردم.

2.مدار ديكودر باينري به ترمومتر4 بيتي:

اين مدار براي تبديل كد باينري به ترمومتر در مبدل مذكور به كار مي رود منطق آن بر اساس جدول 1 ولي با4 بيت ورودي مي باشد.شكل 3. اين مدار را نشان مي دهد.

 شكل 3. مدار ديكودر باينري به ترمومتر

3.سلول منبع جريان:

    در هرسلول  منبع جريان اين مولد يك مدار ديكودر منبع جريان به همراه لچ فيدبك مثبت براي بالا بردن ولتاژ ورودي به گيتهاي ترانزيستورهاي CMOS و افزايش  قدرت سوئيچينگ منابع جريان موجود در طراحي به كار گرفته شده است. كلاك استفاده شده همان كلاك ورودي 400MHz مي باشد. شكل 4. سلول منبع جريان را نشان مي دهد.

شكل4: سلول منبع جريان

  4.مدار باياسينگ منابع جريان:

  هرمنبع جريان نياز به يك مدار باياسينگ دارد كه باياس بندي ترانزيستورها را تأمين كند.شكل 5 مدار مذكور را نشان مي دهد. البته اين يك مدار باياسنگ با سوئينگ بالا مي باشد كه جزئيات مربوط به آن نشان داده نشده است. خازني نيز جهت حذف نويز منابع جريان به آن اضافه مي شود.

شكل 5. مدار باياسينگ منابع جريان

5. الگوي كلي طراحي:

    الگوي كلي طرح بر اساس معماري  Hybrid-Segmented مي باشد. در شكل 6 اين الگو مشاهده مي شود

 شكل 6. ساختار طراحي به كارگرفته شده در مبدلDAC قسمتهايي كه به رنگ سياه نشان داده شده است منابع جرياني است كه جريان آنها به گره خروجي OUT برقرار است(روشن مي باشند)

از آنجائيكه  مزيت گليتچ و اغتشاش پايين مد نظر بود 4 بيت LSB ورودي ديجيتال را به ديكودر باينري به ترمومتر ستوني و4 بيتMSB را به ديكودر باينري به ترمومتر سطري وارد شد. وسپس وارد ماتريس منابع جريان گرديد. كه براساس منطق زير منابع جريان فعال مي شوند.

كه ROW و COL به ترتيب به خروجيهاي سطري وستوني ديكودر هاي باينري به ترمومتر 4بيتي متصل مي گردند.و درنهايت كليه گره هاي خروجي منابع جريان به يكديگر متصل مي گردند. تا جريان خروجي مبدل بر اساس كد ديجيتال ورودي توليد شود.

6. نتايج شبيه سازي:

تكنولوژي كه براي اين طراحي استفاده نمودم تكنولوژي 0.18um ديجيتال بود.شبيه سازي بانرم افزار HSpice نشان داد كه با استفاده از يك منبع ولتاژ2.5 ولتي اتلاف توان در حدود  چندmW را به دست مي آيد.همچنين  ماكزيمم نسبت سيگنال به نويز در حدود dB70 به دست آمد كه به وضوح بالاتراز dB48 براي 8 بيت مي باشد.(SNR براي هر بيت تقريباً برابر 6.02dB ميباشد.) شبيه سازيها DNL وINL  نسبتاً قابل قبولي را به دست آورد.   و

6-1: مشاهده همزمان شكل موجهاي ورودي وخروجي:

با استفاده از يك ADC ايده آل در ورودي مدار كه در كتابخانه Hspice موجود بود ودادن يك موج رمپ به ورودي مدار ADC و شبيه سازي كل مبدل به نتيجه زير رسيدم:

نمودار 1:  مقايسه دو شكل موج ورودي و خروجي مجموعه مركب از

ADC  ايده آل وDAC طراحي شده

6-2.مقاديرDNL وINL

با استفاده از نتايج به دست آمده از شبيه سازي قبلي و ترسيم نمودارهاي DNL   و INL با نرم افزارMATLAB به نتايج زير رسيدم

نمودار2: نتيجه آزمايش DNL مبدل DAC                         

نمودار3: نتيجه آزمايش INL مبدل DAC

6-3. نمودار SNR :

با استفاده از نرم افزار MATLAB  نمودار SNR  به اين صورت به دست آمد.

نمودار4: SNR برحسب دامنه سيگنال ورودي(dB)

7 . نتيجه گيري و پيشنهاد براي ادامه كار:

طراحي مذكور براي دقت  نسبتاً پايين 8 بيت نتايج قابل قبولي را ارائه داد. براي دقتهاي بالاتر براي آنكه تمامي مزاياي مبدل با دقت 8 بيتي تقريباً حفظ شود. از همين نوع مبدل  با تركيب كدينگ باينري  يا كدينگ هاي مطلوب ديگر به صورت هيبريد مي توان بهره جست. نمونه اي به عنوان مثال در شكل 7 نشان داده شده است.

شكل 7. نمونه اي از مدارDAC براي دقت 10 بيت

فهرست منابع:

[1] Behzad Razavi, Priciples of Data Conversion System Design, IEEE Press, Copyright 1995.                                                                                                                                                                    

[2] Chi-Hung Lin and Klaas Bult, A 10-b, 500-Msample/s CMOS DAC in                       0.6 ,  IEEE   Journal of Solid-State Circuit, vol.SC-16,pp. 608- 616,              December 1981.

[3] Jose Bastos, Augusto Marques, Michel Steyaret, and Willy Sansen, A 12- Bit  Intrinsic Accuracy High-Speed CMOS DAC, IEEE Journal of Solid    State Circuits, vol.33.no. 12, December 1998.

[4] Paul R Gray and Robet G. Meyer, Analysis and Design of Analog                      Integrate Circuits, John Wiley & Sons, 1993.

[6] Takahiro Miki, Yasuyuki Nakamura, et al, An 80-Mhz 8-bit CMOS D/A           Converte, IEEE Journal of Solid State Circuits, vol. 21, no. 6, December                       1986.

[7] J-C. Voghell, M. Sawan, M. Roy and S. Bourret, Programmable Current            Source Dedicated to Implantable Microstimulators, Department of                     Electrical and Computer Engineering, Ecole Polytechnique de Montreal,            December 1998.

[8] Ji Hyun Kim, and Kwang Sub Yoon, An 8-bit 70-MHz CMOS Digital-to-         Analog Converter with Two-Stage Current Cell Matrix Structure,                       Department of Electronic Engineering, Ioba University, Iocheon, 402-751,        Korea, Procceeding of IEEE Asia Pacific Conference on Circuits and                 Systems’96 November 18-21, 1996, Seoul, Korea.

[9] Paolo Crippa, Member, IEEE, Claudio Turchetti Member, IEEE,  and                Massimo Conti, Member, IEEE, A Statistical Methodology for the Design  of  High-Performance CMOS Current-Steering Digital-to-Analog  Converters, IEEE Trasaction on Computer- Aided Design of Integrated       Circuits and System, vol-21, no. 4 April 2002.